banner
Centro de notícias
Corporação integrada

Não

Jun 19, 2023

Scientific Reports volume 13, Artigo número: 11600 (2023) Citar este artigo

524 acessos

Detalhes das métricas

Um objetivo de longa data dos dispositivos lógicos baseados em CMOS é atender às necessidades dos principais mercados, incluindo operação com consumo de energia ultrabaixo e alta velocidade de operação, juntamente com a miniaturização contínua da arquitetura. No entanto, apesar do progresso significativo no seu desenvolvimento, os dispositivos convencionais baseados em CMOS ainda sofrem de desvantagens, como a introdução de grandes correntes de fuga não intencionais e comportamento volátil. Assim, portas lógicas reconfiguráveis ​​baseadas em domínio magnético (MD) surgiram como uma opção altamente promissora porque oferecem velocidades de operação rápidas, não volatilidade e diversas funções lógicas em uma configuração de dispositivo único. Aqui, abordamos múltiplas portas lógicas MD reconfiguráveis ​​em um único dispositivo de barra Hall de dois canais, variando as direções da corrente de leitura acionadas por tensão e selecionando um comparador não inversor ou inversor em pilhas W / CoFeB / MgO / Ta. O comportamento de comutação MD não volátil induzido pelo torque spin-órbita afeta significativamente nossas funções de porta lógica, que não são necessariamente sincronizadas com um único clock. Ao adaptar a comutação MD por torque spin-órbita e saídas de tensão de efeito Hall anômalas, identificamos oito portas lógicas reconfiguráveis, incluindo AND, NAND, NOR, OR, INH, Converse INH, Converse IMP e IMP, em um único dispositivo. Essas descobertas experimentais representam um avanço significativo em uma ampla gama de aplicações lógicas baseadas em MD em um futuro próximo.

Dispositivos baseados em spin baseados na manipulação do grau de liberdade de spin em sistemas magnéticos são de considerável interesse como uma das opções mais confiáveis ​​por fornecer inúmeras vantagens, como alta velocidade dinâmica, baixa corrente de fuga, estabilidade térmica e memória não volátil. , em comparação com semicondutores convencionais de óxido metálico complementar à base de silício (CMOS)1. Entre os dispositivos de rotação mais proeminentes está a memória magnética de acesso aleatório de torque de rotação-órbita (SOT-MRAM), que é benéfica para uma velocidade de condução relativamente rápida, baixo consumo de energia e desempenho durável2. Portanto, nos últimos anos, o torque spin-órbita (SOT) induzido por diversos metais pesados ​​(HM), como Ta e W sob polarização, ganhou importância como uma alternativa promissora para dispositivos de spin de próxima geração . .

Para garantir tais promessas, alguns dispositivos spintrônicos baseados no efeito SOT são subtratores somadores baseados em spin, dispositivos neuromórficos incluindo meios skyrmions e dispositivos lógicos . A interação Dzyaloshinskii-Moriya (DMI), um importante efeito de acoplamento de superfície magnética, é crucial em dispositivos lógicos baseados em spin que utilizam o efeito SOT e o movimento da parede do domínio . O DMI surge do acoplamento spin-órbita na interface entre uma camada magnética e uma camada de metal pesado não magnético, levando ao magnetismo quiral e à formação de texturas de spin únicas, como skyrmions . A estrutura de spin quiral tem sido utilizada para operações lógicas baseadas em nanoímãs acoplados quiralmente ou movimento de parede de domínio através de comutação de quiralidade . Essas descobertas enfatizam a importância de considerar o DMI ao projetar e implementar dispositivos lógicos baseados em spin20.

Em particular, espera-se que os dispositivos lógicos reconfiguráveis ​​baseados em SOT forneçam soluções para sistemas de potência ultrabaixa, alta velocidade, alta densidade e não voláteis. Esses dispositivos também podem realizar múltiplas operações lógicas em um único quadro de dispositivo, aumentando sua eficiência em comparação com dispositivos lógicos convencionais21,22,23,24,25,26,27,28,29. Por exemplo, numerosos estudos de dispositivos lógicos reconfiguráveis ​​baseados em spin também relataram operações lógicas bem-sucedidas usando dinâmica skyrmion, junções de túnel magnético e paredes de domínio de vórtice baseadas em quiralidade .

Entre as várias abordagens para dispositivos lógicos reconfiguráveis ​​de spin, aqueles que empregam comutação de domínio magnético (MD) induzida por corrente também atraíram interesse considerável como blocos de construção básicos para implantações avançadas de componentes lógicos 21, 24. Demonstrações experimentais de componentes lógicos baseados em parede MD usando túnel magnético junções foram relatadas 35, 36. Recentemente, pesquisadores investigaram o desempenho de uma porta lógica MD reconfigurável manipulando os sinais de saída de tensão do efeito Hall anômalo (AHE) conjugados pelo efeito SOT. Embora portas lógicas MD por tensão AHE tenham sido relatadas anteriormente, elas ainda buscam explorar a implementação prática de múltiplas portas lógicas reconfiguráveis ​​em uma configuração de dispositivo único e usam a vantagem do comportamento não volátil .

 2 mV (orange color), the logic output is ‘T,’ allowing for the AND gate operation, defined by a non-inverting comparator. Conversely, when Vs < 2 mV (purple color), the logic output is ‘T,’ defined by an inverting comparator, permitting the NAND logic gate to be achieved. Sections of ⑥ ~ ⑨ represent the logic gate behaviors under a Hx leftward along the x-axis and Jread rightward along the x-axis. Based on Eqs. (1) and (3), the switching of the MD is reversed by an external magnetic field, resulting in an inversion of the AHE voltage. The corresponding results are implemented in the reconfigurable logic gates of the NOR or OR (Fig. 3b). Additionally, based on Eq. (1), the reconfigurable logic gates for NOR or OR are implemented by applying Jread leftward along the x-axis and Hx rightward along the x-axis. (Various MOKE images of MD switched by inputs are provided in supplementary Fig. S1)./p> 2 mV) or inverting comparator (Vs < 2 mV). (Experimental results regarding the logic gate operation by the read current direction are provided in Supplementary Fig. S4). To further achieve complex functions in future real microchips, one possible approach is to connect multiple gates in our scheme by adjusting the Vcc voltage of the comparators. For example, by increasing the Vcc voltage from 2 to 20 V, it can be ensured that Vout and logic inputs are equal, achieving the desired cascading effect. However, it should be noted that the ground should also be raised by + 10 V to maintain the proper voltage levels. This condition seems to be necessary for the successful operation of the cascaded logic gates./p>